DERWENT-ACC-NO:

2005-643201

DERWENT-WEEK:

200566

COPYRIGHT 2006 DERWENT INFORMATION LTD

TITLE:

Wiring board with interposer of semiconductor

integrated

circuit package, has solder bumps arranged at

surface

side end of conductive pillars of interposer

adhered to

wiring board through soldering resist

INVENTOR: ORIGUCHI, M; URASHIMA, K; YAMADA, K; YAMAZAKI, K

PATENT-ASSIGNEE: NGK SPARK PLUG CO LTD[NITS]

PRIORITY-DATA: 2004JP-0022218 (January 29, 2004)

PATENT-FAMILY:

PUB-NO

LANGUAGE

PAGES MAIN-IPC

JP 2005244163 A

September 8, 2005

N/A

019

H01L 023/12

APPLICATION-DATA:

PUB-NO

APPL-DESCRIPTOR

PUB-DATE

APPL-NO

APPL-DATE

JP2005244163A

N/A

2004JP-0275633

September 22, 2004

INT-CL (IPC): H01L023/12

RELATED-ACC-NO: 2005-643202

ABSTRACTED-PUB-NO: JP2005244163A

BASIC-ABSTRACT:

NOVELTY - An interposer (31) has the main structure (38) and conductive pillars

(35). The interposer side solder bumps (37) are arranged at surface side end

of conductive pillars. The lower side (33) of the main structure is adhered to

the main surface (42) of a resin wiring board (41) through soldering resist

(53). The bumps, conductive pillars and connection pads (46) on the wiring board are electrically connected.

DETAILED DESCRIPTION - An INDEPENDENT CLAIM is also included for manufacturing method of wiring board with interposer.

USE - Wiring board with interposer of semiconductor integrated circuit (IC)

package e.g. <u>land</u> grid array (LGA) package, <u>ball</u> grid array (<u>BGA</u>) package and pin grid array (PGA) semiconductor package.

ADVANTAGE - Attains stable electrical connection between the wiring board and interposer reliably at low cost, by using less number of bumps .

DESCRIPTION OF DRAWING(S) - The figure shows a sectional view of semiconductor package.

interposer 31

lower side of interposer main structure 33

conductive pillars 35

main structure of interposer 38 mg and the structure of interposer 38 mg and the structure of the structure

wiring board 41

main surface of wiring board 42

connection pads 46

soldering resist 53

CHOSEN-DRAWING: Dwg.1/12

TITLE-TERMS: WIRE BOARD INTERPOSED SEMICONDUCTOR INTEGRATE CIRCUIT PACKAGE

SOLDER BUMP ARRANGE SURFACE SIDE END CONDUCTING PILLAR

INTERPOSED

ADHERE WIRE BOARD THROUGH SOLDER RESIST-

DERWENT-CLASS: \U11 V04

EPI-CODES: U11-D01A; U11-E02A3; V04-Q02A7; V04-Q05; V04-R04A2A; V04-R05A;

SECONDARY-ACC-NO:

Non-CPI Secondary Accession Numbers: N2005-526930

(19) 日本国特許庁(JP)

(12) 公 開 特 許 公 報(A)

(11)特許出願公開番号

特開2005-244163 (P2005-244163A)

(43) 公開日 平成17年9月8日 (2005.9.8)

(51) Int.C1.7 HO1L 23/12

FI

HO1L 23/12

テーマコード (参考)

審査請求 未請求 請求項の数 4 〇L (全 19 頁)

(21) 出願番号 (22) 出願日

特願2004-275633 (P2004-275633) 平成16年9月22日 (2004.9.22)

(31) 優先權主張番号 特願2004-22218 (P2004-22218)

(32) 優先日

平成16年1月29日 (2004.1.29)

(33) 優先権主張国

日本国(JP)

(71) 出願人 000004547

日本特殊陶業株式会社

愛知県名古屋市瑞穂区高辻町14番18号

(74)代理人 100114605

弁理士 渥美 久彦

(72) 発明者 折口 誠

名古屋市瑞穂区高辻町14番18号 日本

特殊陶業株式会社内

(72) 発明者 山田 健一

名古屋市瑞穂区高辻町14番18号 日本

特殊陶業株式会社内

(72) 発明者 浦島 和浩

名古屋市瑞穂区高辻町14番18号 日本

特殊陶業株式会社内

最終頁に続く


(54) 【発明の名称】中継基板付き基板及びその製造方法

(57)【要約】

【課題】比較的低コストであるにもかかわらず、中継基 板及び樹脂製基板間での安定した電気的接続が可能とな り、かつ信頼性に優れた中継基板付き基板を提供するこ と。

【解決手段】本発明の中継基板付き基板61は、樹脂製 基板41と中継基板31とを備える。中継基板31は、 中継基板本体38と複数の導体柱35とを有する。中継 基板側はんだバンプ37は、複数の導体柱35の第2面 側端に配置される。ソルダーレジスト53を介して、中 継基板本体38の第2面33側と樹脂製基板41の主面 42側とが接着されている。複数の中継基板側はんだバ ンプ37を介して、複数の導体柱35と複数の面接続パ ッド46とが電気的に接続されている。

【選択図】 図1



【特許請求の範囲】

【請求項1】

٠.

主面と、複数の開口部が形成され前記主面を覆うソルダーレジストと、前記主面上に配置され前記複数の開口部から露出する複数の面接続パッドとを有する樹脂製基板を備え、かつ、

面接続端子を有する半導体素子が実装されるべき第1面及び前記樹脂製基板上に実装される第2面を持つ中継基板本体と、前記第1面及び前記第2面間を貫通する複数の導体柱とを有し、前記複数の導体柱の第1面側端及び第2面側端にそれぞれ複数の中継基板側はんだバンプが配置された中継基板を備え、

前記ソルダーレジストを介して前記中継基板本体の第2面側と前記樹脂製基板の主面側とが接着され、前記複数の中継基板側はんだバンプを介して前記複数の導体柱と前記複数の面接続パッドとが電気的に接続されていることを特徴とする中継基板付き基板。

【請求項2】

請求項1に記載の中継基板付き基板を製造する方法であって、

半硬化状態のソルダーレジストを有する樹脂製基板を作製する基板作製工程と、

前記樹脂製基板の有する前記複数の面接続パッドと、前記複数の中継基板側はんだバンプとを対応させて配置する位置決め工程と、

前記位置決め工程後、加熱を行いながら前記中継基板を前記樹脂製基板側に押圧することにより、前記半硬化状態のソルダーレジストを完全硬化させ、この完全硬化したソルダーレジストを介して前記中継基板本体の第2面側と前記樹脂製基板の主面側とを接着する接着工程と

を含むことを特徴とする中継基板付き基板の製造方法。

【請求項3】

前記導体柱の第2面側端に位置する前記中継基板側はんだバンプの体積を、前記開口部の体積の60%以上100%以下に設定して、前記接着工程を行うことを特徴とする請求項2に記載の中継基板付き基板の製造方法。

【請求項4】

前記接着工程では、加熱を行いながら真空加圧プレスを用いて前記中継基板を前記樹脂 製基板側に押圧することを特徴とする請求項2または3に記載の中継基板付き基板の製造 方法。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、半導体素子等のような電子部品が搭載可能な中継基板を樹脂製基板の主面上に取り付けた構造の中継基板付き基板及びそれを製造する方法に係り、特には樹脂製基板に対する中継基板の取り付け方に特徴を有するものである。

【背景技術】

[0002]

近年、I C チップが搭載された配線基板(I C 搭載基板やI C パッケージなど)とマザーボード等のプリント基板とをじかに接続するのではなく、配線基板ーマザーボード間にインターポーザと呼ばれる中継基板を介在させることで接続を図ったものが各種知られている(例えば、特許文献 1 参照)。また、最近では、上記のインターポーザとは異なるレベルでの接続を図るもの、具体的には I C チップー配線基板間の接続を図るインターポーザも提案されている。本明細書では便宜上前者を「セカンドレベルインターポーザ」と呼び、後者を「ファーストレベルインターポーザ」と呼ぶことにする。ここで、ファーストレベルインターポーザを配線基板に取り付けた構造物を製造する手順の従来例を示す。

[0003]

まず、図8、図11に示すような構造のインターポーザ101及び配線基板111をそれぞれ作製する。インターポーザ101を構成する板状のインターポーザ本体102には、多数のピア103を貫通形成する。各ピア103内には導体柱104を設ける。各々の

10

30

20

導体柱104の上端及び下端には、それぞれ中継基板側はんだバンプ105,106を設ける。一方、インターポーザ101が搭載されるべき配線基板111の上面には、複数の基板側はんだバンプ113を形成する。配線基板111の表層にソルダーレジスト114を設けてもよい。

[0004]

次に、インターポーザ101の有する各中継基板側はんだバンプ106と、配線基板1 11の有する各基板側はんだバンプ113とを対応させて配置し、この状態でインターポーザ101を配線基板111上に載置する。そして、所定温度及び所定時間に加熱してはんだをリフローさせ、バンプ106、113同士を接合する(図9、図12参照)。この結果、インターポーザ101側と配線基板111側とが電気的に接続される。

[0005]

ところで、ICチップは一般に熱膨張係数が2.0ppm/℃~5.0ppm/℃程度の半導体材料(例えばシリコン等)を用いて形成されている。これに対して、配線基板111は半導体材料よりもかなり熱膨張係数が大きな材料、例えば10.0ppm/℃以上の樹脂材料等を用いて形成されている。よって、ファーストレベルインターポーザにICチップを実装した場合には、ICチップー配線基板111間の熱膨張係数差に起因して応力が発生しやすい。この応力は、インターポーザ101と他部品とのような事情の下、従来においては、インターポーザ101と配線基板1115をアンダーフィル材116を実施するのが一般的である。具体的には、隙間115に、熱硬化性樹脂からなる液状のアンダーフィル材116をディスペンサ等により供給する工程を行う。次に、所定温度及び所定時間加熱するキュア工程を行い、アンダーフィル材116を介してインターポーザ101と配線基板111とが強固に接着され、環境による負荷や応力が軽減されて、信頼性が向上しうるものと考えられている(図10参照)。

[0006]

また、アンダーフィル材116を用いずにインターポーザを配線基板111に接着する方法としては、熱可塑性樹脂などの接着剤を用いてインターポーザを配線基板に接着することなどが提案されている(例えば、特許文献2参照)。

【特許文献1】特開2000-208661号公報(図2(d)等)

【特許文献2】特開平11-31875号公報(図4等)

【発明の開示】

【発明が解決しようとする課題】

[00007]

しかしながら、図8〜図12に示される従来技術の場合、インターポーザ101と配線 基板111との接合界面に、はんだブリッジが起こりやすい。よって、これが原因となっ てショート不良の発生率が高くなるため、インターポーザ101ー配線基板111間の電 気的な接続が不安定になるという問題がある(図12参照)。

[0008]

また、インターポーザ101と配線基板111との隙間115は狭く、しかもバンプ106,113は密集じているため、液状のアンダーフィル材116を当該隙間115全体に行き渡らせることは非常に難しい。ゆえに、アンダーフィル材116を用いたとしても、インターポーザ101と配線基板111との間に十分な接着強度が確保できず、環境による負荷や応力の軽減が十分に図れない。よって、ICチップ等におけるクラック発生を十分に防止できず、インターポーザ付き配線基板に高い信頼性を付与できなくなるという問題がある。

[0009]

さらに、従来では、アンダーフィル材供給工程及びキュア工程を実施する必要があり、 これがインターポーザ付き配線基板のコストアップを引き起こす1つの要因となっている 10

20

30

[0010]

また、特許文献 2 に記載の従来技術の場合、インターポーザに接着剤層を設けたりする必要があり、これもインターポーザ付き配線基板のコストアップを引き起こす要因となっている。しかも、はんだを用いずに接着剤のみでインターポーザを固定しているため、インターポーザー配線基板間の電気的な接続が不安定になりやすい。

[0011]

本発明は上記の課題に鑑みてなされたものであり、その目的は、比較的低コストであるにもかかわらず、中継基板及び樹脂製基板間での安定した電気的接続が可能となり、かつ信頼性に優れた中継基板付き基板及びその製造方法を提供することにある。

【課題を解決するための手段】

[0012]

そして上記課題を解決するための手段としては、主面と、複数の開口部が形成され前記主面を覆うソルダーレジストと、前記主面上に配置され前記複数の開口部から露出する複数の面接続パッドとを有する樹脂製基板を備え、かつ、面接続端子を有する半導体素子が実装されるべき第1面及び前記樹脂製基板上に実装される第2面を持つ中継基板本体と、前記第1面及び前記第2面間を貫通する複数の導体柱とを有し、前記複数の導体柱の第1面側端及び第2面側端にそれぞれ複数の中継基板側はんだバンプが配置された中継基板を備え、前記ソルダーレジストを介して前記中継基板本体の第2面側と前記樹脂製基板の主面側とが接着され、前記複数の中継基板側はんだバンプを介して前記複数の導体柱と前記複数の面接続パッドとが電気的に接続されていることを特徴とする中継基板付き基板がある。

[0013]

従って、この中継基板付き基板では、樹脂製基板の一部であるソルダーレジストを、中継基板一樹脂製基板間の接合のための手段として利用している。そのため、アンダーフィル材を省略することができ、その分だけ材料の種類や工数を低減することが可能となる。このことにより、中継基板付き基板の低コスト化を達成することができる。

[0014]

また、複数の面接続パッドの表面上に配置される複数の基板側はんだバンプを省略したことにより、中継基板と樹脂製基板との接合界面にて使用されるはんだの体積が従来に比較して少なくなる。よって、隣接するバンプ間ではんだブリッジが起こりにくくなり、ショート不良の発生率を低減することができる。しかも、例えば接着剤などを用いて中継基板を固定している。ゆえに、中継基板を固定している。ゆえに、中継基板を固定している。ゆえに、中継基板ー樹脂製基板間での安定した電気的接続が可能となる。さらに、ソルダーレジストを介して中継基板と樹脂製基板とが接合される結果、半導体素子等に作用する応力の影響が低減され、クラックの発生が防止される。よって、中継基板付き基板に高い信頼性を付与することができる。

[0015]

中継基板付き基板を構成する樹脂製基板とは、樹脂材料を主体として構成された基板のことを意味する。かかる樹脂製基板の具体例としては、EP樹脂(エポキシ樹脂)基板、PI樹脂(ポリイミド樹脂)基板、BT樹脂(ビスマレイミドートリアジン樹脂)基板、PPE樹脂(ポリフェニレンエーテル樹脂)基板などがある。そのほか、これらの樹脂とガラス繊維(ガラス織布やガラス不織布)やポリアミド繊維等の有機繊維との複合材料からなる基板を使用してもよい。あるいは、連続多孔質PTFE等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂ー樹脂複合材料からなる基板等を使用してもよい。なお、本発明において樹脂製基板を用いる理由は、基板材料を樹脂とすることで全体の低コスト化を図るためである。

[0016]

この場合において樹脂製基板の熱膨張係数は、10.0ppm/℃以上30.0ppm/℃以上30.0ppm/℃未満になると、樹脂製基板が高コスト化しやすくなるからである。また、熱膨張係数が30.0ppm/℃を超える

10

20

20

40

10

20

30

40

50

樹脂製基板を使用した場合には、半導体素子等との熱膨張係数差が非常に大きくなる。よって、たとえ中継基板を付けたとしても応力の影響を十分に低減できない可能性があるからである。

[0017]

[0018]

また、樹脂製基板は導体回路を備える配線基板であることが好ましく、このような配線基板上には半導体素子やその他の電子部品などが実装される。

[0019]

樹脂製基板は、複数の開口部が形成され前記主面を覆うソルダーレジストを有している。ソルダーレジストは主面の全部を覆っていてもよく、一部を覆っていてもよい。

[0020]

ソルダーレジストの厚さは特に限定されるべきではないが、従来における通常の厚さ(約20 μ m)よりも若干厚いことが好適であり、例えば25 μ m以上40 μ m以下に設定されることが好ましい。ソルダーレジストの厚さが25 μ m未満であると、中継基板側はんだ脳製基板との接着強度が十分に確保できなくなるおそれがある。また、中継基板側はんだバンプの体積が不足して、導体柱と面接続パッドとの接続状態が低下するおそれもある。一方、ソルダーレジストの厚さが40 μ mを超えると、中継基板と樹脂製基板との接着強度については確保できる反面、中継基板側はんだバンプを高く形成する必要が生じる。よってこの場合には、中継基板側はんだバンプの体積が増えてしまい、隣接するバンプ間でのはんだブリッジの発生率を十分に低減できなくなるおそれがある。

[0021]

[0022]

ソルダーレジストとは、絶縁性及び耐熱性を有する樹脂からなり、本来的には、導体を 覆い隠すことで導体へのはんだの付着を防止する保護膜のことをいう。本発明においては 、少なくとも熱硬化性を有する樹脂からなるソルダーレジストを用いることが好ましく、 具体的にはエポキシ樹脂やポリイミド樹脂などの使用が好適である。

[0023]

中継基板を構成する中継基板本体は、第1面及び第2面を有する略板形状の部材である。中継基板本体の第1面は、面接続端子を有する半導体素子が実装されるべき面、換言すると、面接続端子を有する半導体素子が実装される予定の面である。前記半導体素子としては、例えば、XY方向の熱膨張係数が2.0ppm/℃以上5.0ppm/℃未満のものが使用される。このような半導体素子の例としては、熱膨張係数が2.6ppm/℃程度のシリコンからなる半導体集積回路チップ(ICチップ)などを挙げることができる。なお、中継基板本体の第1面上に実装されるべき半導体素子の数は、1つであってもよく2つ以上であってもよい。また、中継基板本体の第1面上に実装されるべき半導体素子は

、而接続端子上に必ずしもバンプを有していなくてもよい。つまり、中継基板本体の第1面には、バンプ付きの半導体素子、バンプレスの半導体素子のいずれも実装可能である。 【0024】

前記面接続端子とは、電気的接続のための端子であって、面接続によって接続を行うものを指す。なお、面接続とは、被接続物の平面上に線状や格子状(千鳥状も含む)にパッドあるいは端子を形成し、それら同土を接続する場合を指す。なお、前記半導体素子の大きさ及び形状は特に限定されないが、少なくとも一辺が10.0mm以上であることがよい。このような大型の半導体素子になると、発熱量も増大しやすく応力の影響も次第に大きくなるため、クラックの発生といった本願特有の課題が生じやすくなるからである。た、半導体素子の厚さも特に限定されないが、1.0mm以下(ただし0mmは含まず。)であることがよい。半導体素子が1.0mm以下になると、半導体素子の強度が弱くなるため、クラックの発生といった本願特有の課題が生じやすくなるからである。

[0025]

一方、中継基板本体の第2面は、面接続パッドを有する樹脂製基板の表面上に実装されている面である。前記面接続パッドとは、電気的接続のための端子用パッドであって、面接続によって接続を行うものを指す。このような面接続パッドは例えば線状や格子状 (千鳥状も含む) に形成される。

[0026]

中継基板本体を形成する材料としては、セラミック、金属、半導体、樹脂などを挙げることができ、用途に応じてそれらの中から適宜選択することができる。セラミック材料の好適例としては、例えばアルミナ、窒化アルミニウム、窒化ほう素、炭化珪素、窒化珪素などがある。金属材料の好適例としては、銅、銅合金、鉄ニッケル合金などがある。半導体材料の好適例としては、例えばシリコンなどがある。そして、樹脂材料の好適例としては、エポキシ樹脂、ポリイミド樹脂、ビスマレイミドートリアジン樹脂、ゴム系樹脂などがある。低コスト化の観点からすれば、樹脂材料を選択することが好ましい。

[0027]

中継基板本体の厚さは特に限定されないが、強いて言えば 0. 1 mm以上 0. 7 mm以下であることが好ましく、特には 0. 2 mm以上 0. 5 mm以下であることがより好ましい。このような厚さ範囲内であると、半導体素子を搭載したときに素子接合部分に加わる熱応力が比較的小さくなり、中継基板本体自身の反りや、半導体素子の接合部分におけるクラック防止に有利となる。

[0028]

中継基板本体は、第1面及び第2面間を貫通する複数の貫通孔を有している。また、各々の貫通孔内には、第1面及び第2面間を貫通する導体柱がそれぞれ配置されている。前記複数の貫通孔は中継基板本体の厚さ方向(2方向)に平行に形成されていることがよい

[0029]

貫通孔の直径(即ち導体柱の直径)は特に限定されないが、例えば 125μ m以下(ただし、 0μ mは含まず。)であることがよく、 50μ m以上 100μ m以下であることがよりよい。隣接する貫通孔間の中心間距離(即ち隣接する導体柱間の中心間距離)は、例えば 250μ m以下(ただし、 0μ mは含まず。)であることがよく、特には 130μ m以上 200μ m以下であることがよりよい。かかる直径や中心間距離があまりに大きすぎると、今後予想される半導体素子のファイン化に十分に対応できない可能性があるからである。換言すると、かかる直径や中心間距離をあまりに大きく設定すると、限られた面積内に多数の導体柱を形成できないからである。

[0030]

前記導体柱は、例えば、複数の貫通孔内に導電性金属を充填することにより形成される。前記導電性金属としては特に限定されないが、例えば銅、金、銀、白金、パラジウム、ニッケル、錫、鉛、チタン、タングステン、モリブデン、タンタル、ニオブなどから選択される1種または2種以上の金属を挙げることができる。また、はんだ等の合金を導電性

10

30

20

30

40

50

[0031]

複数の導体柱は、中継基板本体の第1面にて露出する第1面側端と、中継基板本体の第2面にて露出する第2面側端とをそれぞれ有している。そして、導体柱の第1面側端及び第2面側端にそれぞれ中継基板側はんだバンプが配置されている。中継基板本体の第1面側端に中継基板側はんだバンプがあると、バンプレスの半導体素子の実装が可能となって好都合だからである。また、中継基板本体の第2面側端に中継基板側はんだバンプがあると、ソルダーレジストを形成する際に中継基板側はんだバンプが邪魔にならないからである。なお、はんだを用いて導体柱を形成した場合、その導体柱の一部を第1面及び第2面の少なくとも一方から突出させて中継基板側はんだバンプとしてもよい。

[0032]

隣接する中継基板側はんだバンプ間の中心間距離(即ちバンプピッチ)は、基本的には実装されるべき半導体素子側の面接続端子のピッチや樹脂製基板側の面接続パッドのピッチに依存し、例えば 250μ m以下(ただし、 0μ mは除く。)、好ましくは 130μ m以上 200μ m以下に設定される。中継基板側はんだバンプの最大径は、前記バンプピッチの半分以下に設定されることがよく、具体的には 150μ m以下(ただし、 0μ m以下 (ただし、 0μ m以下 (ただし、 0μ m以下 (ながバンプの最大後は、前記バンプの最大径がバンプのよび、好ましくは 60μ m以上 100μ m以下である。中継基板側はんだバンプの保積とであると、中継基板側はんだバンプの保積をしやすくなるおそれがあるからである。2/4未である)と、中継基板側はんだバンプの休積不足によって、導体柱と面接続パッドとの接続状態が低下するおそれがあるからである。

[0033]

また、前記導体柱の第2面側端に位置する中継基板側はんだバンプの体積を、前記開口部の体積の60%以上100%以下に設定して、接着工程を行うことが好ましい。中継基板側はんだバンプの体積が開口部の体積の60%未満になると、中継基板側はんだバンプの体積が不足して、導体柱と面接続パッドとの接続状態が悪化するおそれがある。一方、中継基板側はんだバンプの体積が100%を超えると、中継基板側はんだバンプの体積が増えてしまい、隣接するバンプ間でのはんだブリッジの発生率を十分に低減できなくなるおそれがある。

[0034]

さらに、中継基板を樹脂製基板に接着する前の状態において、中継基板側はんだバンプの高さは、開口部の深さよりも大きいことが好ましい。従って、ソルダーレジストの厚さを 25μ m以上 40μ m以下の範囲内に設定した場合には、接着前における中継基板側はんだバンプの高さを例えば 30μ m以上 80μ m以下に設定することがよい。中継基板側はんだバンプの高さが 30μ m未満になると、中継基板側はんだバンプの体積が不足して、導体柱と面接続パッドとの接続状態が悪化するおそれがある。一方、中継基板側はんだバンプの高さが 80μ mを超えると、中継基板側はんだバンプの体積が増えてしまい、隣接するバンプ間ではんだブリッジの発生率を十分に低減できなくなるおそれがある。

[0035]

基板側はんだバンプに使用されるはんだの種類は、用途に応じて任意に選択可能である。好適なはんだの具体例を挙げると、錫鉛共晶はんだ(63Sn/37Pb:融点 183 $\mathbb C$)などがある。勿論、錫鉛共晶はんだ以外のSn/Pb系はんだ、例えば62Sn/36Pb/2Agという組成のはんだ(融点 $190\mathbb C$)、90Sn/10Pbという組成のはんだ、95Sn/5Pbという組成のはんだなどを使用してもよい。さらには、上記のような鉛入りはんだ以外にも、鉛フリーはんだを選択することが可能である。鉛フリーはんだとは、鉛を全くまたは殆ど含まないはんだのことを意味し、例えば、Sn-Ag系は

んだ、Sn-Ag-Cu系はんだ、Sn-Ag-Bi系はんだ、Sn-Ag-Bi-Cu 系はんだ、Sn-Zn系はんだ、Sn-Zn-Bi系はんだ等を挙げることができる。なお、上記各系のはんだには微量元素(例えばAu, Ni, Ge等)が含まれていてもよい

[0036]

本発明の中継基板付き基板においては、ソルダーレジストを介して中継基板本体の第2面側と樹脂製基板の主面側とが接着されている。つまり、ソルダーレジストは、従来使用されていたアンダーフィル材に代わる接合手段としての役割を果たしている。

[0037]

また、上記課題を解決するための別の手段としては、請求項1に記載の中継基板付き基板を製造する方法であって、半硬化状態のソルダーレジストを有する樹脂製基板を作製する基板作製工程と、前記樹脂製基板の有する前記複数の面接続パッドと、前記複数の中継基板側はんだバンプとを対応させて配置する位置決め工程と、前記位置決め工程後、加熱を行いながら前記中継基板を前記樹脂製基板側に押圧することにより、前記半硬化状態のソルダーレジストを完全硬化させ、この完全硬化したソルダーレジストを介して前記中継基板本体の第2面側と前記樹脂製基板の主面側とを接着する接着工程とを含むことを特徴とする中継基板付き基板の製造方法がある。

[0038]

以下、本発明の製造方法について説明する。

[0039]

まず、基板作製工程を実施し、半硬化状態のソルダーレジストを有する樹脂製基板を作製しておく。ソルダーレジストを半硬化状態に止めておく理由は、完全硬化したソルダーレジストでは接着性が損なわれるのでこれを防止するためである。ここで、半硬化状態のソルダーレジストの具体例としては、例えばBステージのソルダーレジストを挙げることができる。

[0040]

ソルダーレジストは、例えば、液状のソルダーレジスト用樹脂を塗布した後にそれを半硬化させるといった手法により形成することが可能である。このほか、ソルダーレジスト用樹脂フィルムをラミネートした後にそれを半硬化させるという手法や、あらかじめ半硬化状態にしたソルダーレジスト用樹脂フィルムをラミネートするといった手法も採ることができる。この場合、ソルダーレジストを構成する樹脂は、少なくとも熱硬化性を有する樹脂であると、接着工程の際に中継基板の直下となる部分に光を照射することができず、ソルダーレジストを完全硬化させることが困難になるからである。その点、少ダーレジストを完全硬化させることが可能だからである。

[0041]

また、中継基板作製工程を実施し、あらかじめ中継基板を作製しておく。具体的にいうと、例えば、複数の貫通孔を有する中継基板本体を用意し、前記複数の貫通孔内に導電性金属を充填して導体柱を形成し、さらに導体柱の一方側端に中継基板側バンプを形成する。中継基板側バンプの形成は導体柱の形成と同時に行われてもよい。

[0042]

複数の貫通孔内に導電性金属を充填して導体柱を形成する具体的な手法としては、例えば、導電性金属を含む非固形材料(例えば導電性金属のっきを施す手法などがある。導電性金属を含む非固形材料を固化する手法としては、例えば、材料中の有機成分を蒸発させることが好適である。導電性金属でよっては材料中の導電性金属を焼結させることが好適である。導電性金属で大の好適例としては、銅ペースト、はんだペーストなどがある。また、金属中の分のである。また、金属中の分のでは、銅ペースト、はんだペーストなどがある。また、金属中の分のでは、銅ペースト、はんだペーストなどがある。また、金属中の分のではによって導体柱を形成する場合、内部に空洞が生じないように貫通孔をほ

--

20

30

ぼ完全に埋めることが好ましい。その理由は、導体柱の低抵抗化を図るとともに、導体柱 自体の強度を高めるためである。

[0043]

次に、位置決め工程を実施し、複数の中継基板側はんだバンプと、複数の面接続パッドとを対応させて配置する。この後、複数の中継基板側はんだバンプと複数の中継基板側はんだバンプとを接触させ、下記の接着工程を実施する。

[0044]

前記接着工程では、加熱を行いながら真空加圧プレスを用いて前記中継基板を前記樹脂製基板側に押圧することが好ましい。これにより、ソルダーレジストの表面に対して中継基板本体の第2面が接触する。その結果、熱によって半硬化状態のソルダーレジストが完全硬化するとともに、この完全硬化したソルダーレジストを介して、中継基板本体の第2面側と樹脂製基板の主面側とが接着される。完全硬化したソルダーレジストの具体例としては、例えばCステージのソルダーレジストを挙げることができる。また、このときの加熱温度は、使用するソルダーレジストの樹脂の種類や硬化度に応じて適宜設定される。

[0045]

なお、真空加圧プレスは、汎用のものを用いることが可能であるが、中継基板を押圧する方向(Z方向)にミクロン単位で移動できるものがよい。このようにすることで、中継 基板の押圧量を微調節できるからである。

[0046]

さらに、接着工程に先立ってリフロー工程を実施し、複数の中継基板側はんだバンプを加熱して複数の導体柱と複数の面接続パッドとを接合してもよい。あるいは、接着工程の際にリフロー工程を併せて実施し、複数の中継基板側はんだバンプを加熱して複数の体柱と複数の面接続パッドとを接合してもよい。特に後者の方法によれば、より工数が少なくなるため低コスト化を達成するうえで有利になる。このようなリフロー工程の温度条件等は特に限定されないが、少なくともはんだが溶融しうる温度、例えば220℃以上280℃以下に設定されることがよい。220℃未満の温度であると、適用できるはんだの類が限定されてしまい、低コスト化を達成しにくくなるおそれがあるからである。逆に、280℃を越える温度であると、ソルダーレジスト等を構成する樹脂材料に熱的なダメージを与えるおそれがあり、好ましくないからである。

[0047]

なお、前記導体柱の第2面側端に位置する前記中継基板側はんだバンプの体積を、前記開口部の体積の60%以上100%以下に設定して、前記接着工程を行うことが好ましい。中継基板側はんだバンプの体積が開口部の体積の60%未満になると、中継基板側はんだバンプの体積が不足して、導体柱と面接続パッドとの接続状態が悪化するおそれがある。一方、中継基板側はんだバンプの体積が100%を超えると、中継基板側はんだバンプの体積が増えてしまい、隣接するバンプ間でのはんだブリッジの発生率を十分に低減できなくなるおそれがある。

[0048]

そして、このような製造方法によれば、アンダーフィル材供給工程及びキュア工程が不要になるため、その分だけ工数を少なくすることができる。よって、上記の優れた中継基板付き基板を、低コスト化でしかも効率よく製造することが可能となる。

【発明を実施するための最良の形態】

[0049]

以下、本発明を具体化した実施形態を図1~図6に基づき詳細に説明する。図1は、ICチップ(半導体素子)21をインターポーザ付き配線基板61(中継基板付き基板)に実装した本実施形態の半導体パッケージ11を示す概略断面図である。図2は、半導体パッケージ11の製造過程において、インターポーザ31(中継基板)と配線基板41(樹脂製基板)とを位置決めした状態を示す部分概略断面図である。図3は、図2の要部拡大断面図である。図4は、インターポーザ31及び配線基板41を接着する接着工程を示す部分概略断面図である。図5は、接着工程後の様子を示す要部拡大断面図である。図6は

20

30

20

40

50

、インターポーザ付き配線基板 6 1 上に I C チップ 2 1 を実装するときの様子を示す概略 断面図である。

[0050]

図1に示されるように、本実施形態の半導体パッケージ11は、上記のように、ICチップ21をインターポーザ付き配線基板61上に実装した構造のLGA(ランドグリッドアレイ)である。なお、半導体パッケージ11の形態は、LGAのみに限定されず、例えばBGA(ボールグリッドアレイ)やPGA(ピングリッドアレイ)等であってもよい。このインターポーザ付き配線基板61は、インターポーザ31と配線基板41とによって構成されている。MPUとしての機能を有するICチップ21は、縦12.0mm×横10.0mm×厚さ0.7mmの矩形平板状であって、熱膨張係数が2.6ppm/℃程度のシリコンからなる。ICチップ21の下面側表層には、図示しない回路素子が形成でしたいる。また、ICチップ21の下面側には、複数の面接続端子22が約180μmピッチで格子状に設けられている。これらの面接続端子22の表面上に特にバンプは設けられていない。即ち、このICチップ21はバンプレスである。

[0051]

前記配線基板41は、上面42(主面)及び下面43を有する矩形平板状(45mm角)の樹脂製多層配線基板である。この多層配線基板は、スルーホール導体51を有する樹 脂製のコア基板52と、その両面に形成されたビルドアップ層とによって構成されている 。かかるビルドアップ層は、複数層の樹脂絶縁層44と複数層の導体回路45とを交互に 積層した構造を有している。本実施形態の場合、具体的にはエポキシ樹脂をガラスクロス に含浸させてなる絶縁基材により樹脂絶縁層44が形成され、銅箔または銅めっき層によ り導体回路45が形成されている。かかる配線基板41の熱膨張係数は、13.0ppm / ℃以上16. 0 p p m / ℃未満となっている。配線基板41の上面42には、インター ポーザ31側との電気的な接続を図るための複数の面接続パッド46が格子状に形成され ている。本実施形態では、面接続パッド46の直径が約100μmに設定され、隣接する 面接続パッド46間の中心間距離(ピッチ)が約180μmに設定されている。配線基板 41の下面43には、図示しないマザーボード側との電気的な接続を図るための複数の面 接続パッド47が格子状に形成されている。なお、マザーボード接続用の面接続パッド4 7は、インターポーザ接続用の面接続パッド46よりも広い面積で広いピッチとなってい る。樹脂絶縁層44にはビアホール導体48が設けられていて、これらのビアホール導体 48を介して、スルーホール導体51、異なる層の導体回路45、面接続パッド46、面 接続パッド47が相互に電気的に接続されている。また、配線基板41の上面42には、 図1のインターポーザ31以外にも、チップキャパシタ、半導体素子、その他の電子部品 (いずれも図示略)が実装されている。

[0052]

配線基板 4 1 の上面 4 2 には、エポキシ系樹脂からなる厚さ 3 0 μ mのソルダーレジスト 5 3 が形成されている。ソルダーレジスト 5 3 は上面 4 2 のほぼ全体を覆っており、複数の面接続パッド 4 6 がある箇所に対応して複数の開口部 5 4 を有している。よって、各面接続パッド 4 6 は各開口部 5 4 から露出するようになる。これらの開口部 5 4 の内径は 6 0 μ m \sim 7 0 μ m に設定されている。なお、本実施形態では、配線基板 4 1 の上面 4 2 にのみソルダーレジスト 5 3 を形成しているが、上面 4 2 及び下面 4 3 の両方にソルダーレジスト 5 3 を形成しても勿論よい。

[0053]

本実施形態のインターポーザ31は、いわゆるファーストレベルインターポーザと呼ばれるべきものであって、上面32(第1面)及び下面33(第2面)を有する矩形平板形状のインターポーザ本体38(中継基板本体)を有している。そして、このインターポーザ本体38は、厚さ0.3mm程度のBT樹脂により形成された板材からなる。かかる板材の熱膨張係数は約10ppm/ $\mathbb C$ 、ヤング率は1~5GPa程度である。勿論、BT樹脂以外の樹脂材料、例えばエポキシ系樹脂やポリイミド系樹脂を、インターポーザ本体38用の材料として採用することもできる。

[0054]

インターポーザ31を構成するインターポーザ本体38には、上面32及び下面33を貫通する複数のビア34(貫通孔)が格子状に形成されている。本実施形態では、ビア34の直径が約50 μ mに設定され、隣接するビア34、34間の中心間距離(ビアピッチ)が約180 μ mに設定されている。これらのビア34は、配線基板41が有する各不接続パッド46の位置に対応している。そして、かかるビア34内には、63Sn/37Pbという組成の共晶錫鉛はんだからなる導体柱35が設けられている。即ち本実施形態は、導体柱35の形成用のはんだ材料のほうが、インターポーザ側はんだバンプ37の形成用のはんだ材料よりも融点が低くなっている。各導体柱35において、上面側端(第1面側端)から100 μ mほど突出した部分は、インターポーザ側はんだバンプ36(中継基板側はんだバンプ)となっている。インターポーザ側はんだバンプ36は、1Cチップ21側の各面接続端子22に電気的に接続されている。

[0055]

一方、図1に示されるように、各導体柱35の下端はインターポーザ本体38の下面33から殆ど突出していない。各導体柱35の下面側端(第2面側端)には、Sn/Agという組成のはんだからなるインターポーザ側はんだバンプ37(中継基板側はんだバンプ)が設けられている。なお、本実施形態において、インターポーザ側はんだバンプ37の体積は、前記開口部54の体積の100%に設定されている。即ち、インターポーザ側はんだバンプ37の体積は、開口部54の体積と等しくなっている。

[0056]

そして、本実施形態においては、インターポーザ本体38の下面33側と配線基板41の上面42側との間に特にアンダーフィル材は配置されず、両者がソルダーレジスト53を介して直接接着されている。また、各導体柱35の下端面は、インターポーザ側はんだバンプ37を介して各面接続パッド46に電気的に接続されている。このような接続関係により、インターポーザ31の導体柱35を介して、配線基板41側とICチップ21側とが導通されている。ゆえに、インターポーザ31を経由して配線基板41ーICチップ21間で信号の入出力が行われるとともに、ICチップ21をMPUとして動作させるための電源が供給されるようになっている。

[0057]

ここで、上記構造の半導体パッケージ11を製造する手順について説明する。

[0058]

[0059]

この後、過マンガン酸カリウム溶液を用いてデスミア処理を約5分間行い、面接続パッド46の表面にある樹脂の残渣を取り除く。次に、無電解ニッケルめっき浴に前記配線基板41を含浸し、無電解ニッケルめっきを行う。その結果、面接続パッド46の表面上に、厚さ3 μ mの無電解ニッケルめっき層(図示略)が形成される。さらに、配線基板41を置換金めっき浴に移し替えて無電解フラッシュ金めっきを行うことにより、無電解ニッケルめっき層の表面上に、厚さ0.07 μ mの無電解フラッシュ金めっき層(図示略)を形成する。この時点では、ソルダーレジスト53は熱硬化していないため、いまだ半硬化状態にある。

[0060]

10

20

30

次に、下記の要領でインターポーザ31を作製する(中継基板作製工程)。

[0061]

まず、BT樹脂板を出発材料として使用する。そして、このBT樹脂板に対してレーザ 一加工等を行って多数のビア34を形成することにより、インターポーザ本体38を形成 する。次に、所定のはんだレジストを設け、この状態ではんだペーストを印刷することに より、はんだペーストを各ビア34内に充填する。ここで使用するはんだペーストは、6 3 S n / 3 7 P b という組成の共晶錫鉛はんだを含んでいる。次に、はんだレジストを除 去し、さらにリフローを行って上端側にインターポーザ側はんだバンプ36を有する導体 柱35を形成する。さらに、インターポーザ本体38の下面33に対するはんだペースト 印刷を行い、インターポーザ側はんだバンプ37を形成する。その結果、図2、図3に示 す構造のインターポーザ31が完成する。なお、ここで使用するはんだペーストは、Sn /Agという組成の錫鉛はんだを含んでいる。本実施形態では、インターポーザ側はんだ バンプ37の印刷厚さ(高さ)を、ソルダーレジスト53よりも厚い35μm~40μm 程度に設定している(図2、図3参照)。また、インターポーザ側はんだバンプ37の体 積を、前記開口部54の体積の100%に設定している。即ち、インターポーザ側はんだ バンプ37の体積を、前記開口部54の体積と等しくなるように設定している。これは、 導体柱35と面接続パッド46との間に良好な接続状態を維持しつつ、はんだブリッジの 発生を確実に抑えるためである。

[0062]

次に、位置決め工程を実施し、配線基板41の有する複数の面接続パッド46と、複数のインターポーザ側はんだバンプ37とを対応させて配置する。この後、インターポーザ31を垂直に下降させて複数のインターポーザ側はんだバンプ37と複数の面接続パッド46とを接触させる。

[0063]

次に、下記の要領で接着工程及びリフロー工程を実施する。まず、配線基板41上に載置されたインターポーザ31の上に、真空加圧プレスの押圧治具71をさらにより、インターポーザ本体38が所定の押圧力(本実施形態では10N)で配線基板41側に荷重を加えることにより、インターポーザ本体38が所定の押圧力(本実施形態では10N)で配線基板41側に押圧される。この押圧により、インターポーザ本体38の下面33が、未硬化状態のソルダーとが表して接触した状態となる。上記の押圧治具71は、金属製の治りでででは、耐熱性ゴムシート73を貼り付けた構造となっている。従って、インターポーザ本体38の上面32に突出する複数のインターポーザ側はんだバンプ36はゴムシート73に接触するようになっている。このとき、耐熱性ゴムシート73に接触するようになっている。このとき、耐熱性ゴムシート73に接触するようになっている。このとき、不分をである耐熱性である耐熱性があることができる。

[0064]

そして次に、この状態のものをリフロー炉にセットし、所定温度及び所定時間加熱を行う。本実施形態では、約120℃の温度で約30分間加熱し、次に約150℃の温度で約30分間加熱し、次に約150℃の温度で約30分間加熱するようになっている。その結果、約120℃、約150℃で加熱することにより、半硬化状態のソルダーレジスト53を完全に熱硬化させ、その完全硬化したソルダーレジスト53を介して、インターポーザ本体38の下面33側と配線基板41の上面42側とを直接接着する。また、220℃~230℃程度で加熱することにより、溶融したインターポーザ側はんだバンプ37を介して、導体柱35と面接続パッド46とを接合する。以上のようなプロセスを経ると、図5、図6に示すインターポーザ付き配線基板61が完成する。

[0065]

次に、インターポーザ付き配線基板 6 1 を構成するインターポーザ 3 1 の上面 3 2 に、バンプレスの I C チップ 2 1 を載置する。このとき、 I C チップ 2 1 側の面接続端子 2 2 と、インターポーザ側はんだバンプ 3 6 とを位置合わせするようにする(図 6 参照)。そ

10

20

30

40

して、220℃~230℃程度の温度に加熱してインターポーザ側はんだバンプ36をリフローすることにより、インターポーザ側はんだバンプ36と面接続端子22とをフリップチップ接続する。その結果、図1に示す所望構造の半導体パッケージ11が完成する。【実施例及び比較例】

[0066]

以下、実施例及び比較例を挙げてさらに詳述する。

(実施例)

[0067]

上記実施形態と同様の構成である。即ち、インターポーザ側はんだバンプ37の体積を、開口部54の体積の100%に設定した。換言すると、インターポーザ側はんだバンプ37の体積を、開口部54の体積と等しくした。

10

(比較例)

[0068]

比較例A:上記実施例の構成において、インターポーザ側はんだバンプ37の体積を、 開口部54の体積の50%に設定した。

[0069]

比較例 B: 上記実施例の構成において、インターポーザ側はんだバンプ 3 7 の体積を、開口部 5 4 の体積の 1 1 0 %に設定した。

(比較結果)

[0070]

20

実施例及び比較例に対して、信頼性試験として温度サイクル試験を実施した。そして、電気検査及び断面観察にて断線の有無を、CSAM (C-mode Scanning Acoustic Microscopy) 及び断面観察にてソルダーレジスト 5 3 及びインターポーザ 3 1 間の剥離の有無を確認した。

[0071]

その結果、比較例Aでは、インターポーザ側はんだバンプ37と面接続パッド46との間に、多数の未接続部分が存在することが確認された。これにより、インターポーザ側はんだバンプ37の体積が小さすぎることが確認された。逆に、比較例Bでは、隣接するバンプ37間ではんだブリッジが起こり、ショート不良が発生した。

[0072]

30

これに対して、実施例では、断線やショート不良が特に確認されることはなかった。また、ソルダーレジスト53及びインターポーザ31間の剥離が確認されることもなかった。従って、実施例については、部品接続の安定性が極めて優れていることがわかった。

[0073]

従って、本実施形態によれば以下の効果を得ることができる。

[0074]

(1)本実施形態では、配線基板 4 1 の一部である既存のソルダーレジスト 5 3 を、インターポーザ 3 1 一配線基板 4 1 間の接合(即ちファーストレベルでの接合)のための手段として利用している。そのため、アンダーフィル材を省略することができ、その分だけ使用すべき材料の種類が少なくて済む。また、アンダーフィル材供給工程及びキュア工程が不要になるため、その分だけ工数も少なくて済む。

40

[0075]

以上のことにより、インターポーザ付き配線基板 6 1 の低コスト化、ひいては半導体パッケージ 1 1 の低コスト化を達成することができる。また、インターポーザ付き配線基板 6 1 や半導体パッケージ 1 1 を効率よく製造することが可能となる。

[0076]

(2) 本実施形態では、複数の面接続パッド46の表面上に配置される複数の基板側はんだバンプを省略したことにより、インターポーザ31と配線基板41との接合界面にて使用されるはんだの体積が従来に比較して少なくなる。よって、隣接するバンプ間ではんだフリッジが起こりにくくなり、ショート不良の発生率を低減することができる。これは

歩留まりの向上にもつながる。しかも、例えば接着剤などを用いてインターポーザ31を固定するのではなく、インターポーザ側はんだバンプ37を用いてインターポーザ31を固定している。ゆえに、インターポーザ31ー配線基板41間での安定した電気的接続が可能となる。さらに、ソルダーレジスト53を介してインターポーザ31と配線基板41とが接合される結果、ICチップ21等に作用する応力の影響が低減され、クラックの発生が防止される。よって、インターポーザ付き配線基板41、ひいては半導体パッケージ11に高い信頼性を付与することができる。

[0077]

(3) 本実施形態の製造方法によれば、接着工程の際にリフロー工程を併せて実施しているため、工数が少なくなり、確実に低コスト化を達成することができる。また、インターポーザ31の上面32にICチップ21を実装する前の時点で接続及びリフロー工程を実施しているため、押圧治具71の荷重がICチップ21に加わることがない。ゆえに、ICチップ21のクラックの発生を確実に防止することができる。

[0078]

(4) 本実施形態の半導体パッケージ11を製造する別の方法として、面接続パッド46に基板側はんだバンプを形成した配線基板41に、インターポーザ側はんだバンプ37を省略したインターポーザ31を実装することが考えられる。この場合、配線基板作製工程には、基板側はんだバンプを形成した後でソルダーレジスト53を形成する工程、または、ソルダーレジスト53を形成した後で基板側はんだバンプを形成する工程が必要となる。

[0079]

しかし、基板側はんだバンプの形成後にソルダーレジスト53を形成する場合、配線基板41の上面42に加えて基板側はんだバンプの表面に液状のソルダーレジスト用樹脂を塗布することになるため、ソルダーレジスト53が凸凹になる。しかも、この状態でレーザー加工を行って開口部54を形成しようとすれば、基板側はんだバンプが溶融してしまう可能性がある。また、開口部54を形成したソルダーレジスト53を配線基板41の上面42にラミネートすることも考えられるが、面接続パッド46やインターポーザ側はんだバンプ37に対応させて開口部54を形成することが困難である。

[0080]

一方、ソルダーレジスト53の形成後に基板側はんだバンプを形成する場合、開口部54内にある面接続パッド46に対してはんだペースト印刷を行うことが困難になる。しかも、面接続パッド46上のはんだペーストにリフローを行ってインターポーザ側はんだバンプ37を形成する際に、半硬化状態のソルダーレジスト53が完全に熱硬化してしまう。その結果、配線基板作製工程後の接着工程において、インターポーザ本体38の下面33側と配線基板41の上面42側とを接着できなくなる。また、開口部54内にある面接続パッド46に対してはんだボール等を取り付ける手法も考えられるが、はんだボールの製造及び取り付けに手間が掛かってしまう。

[0081]

それに対して、本実施形態の製造方法では、基板側はんだバンプが省略された配線基板41に、インターポーザ側はんだバンプ37を備えたインターポーザ31を実装するようになっている。このため、上記配線基板作製工程に、基板側はんだバンプを形成した後でソルダーレジスト53を形成する工程や、ソルダーレジスト53を形成した後で基板側はんだバンプを形成する工程が不要となる。その結果、これ52つの工程に起因した問題点が解消される。

[0082]

なお、本発明の実施形態は以下のように変更してもよい。

[0083]

・上記実施形態では、インターポーザ側はんだバンプ37の体積を、開口部54の体積の100%に設定して、接着工程を行うようになっていた。即ち、インターポーザ側はんだバンプ37の体積を、前記開口部54の体積と等しくなるように設定して、接着工程を

20

10

30

行うようになっていた。しかし、インターポーザ側はんだバンプ37の体積を変更してもよい。例えば、インターポーザ側はんだバンプ37の体積を、開口部54の体積の60%に設定してもよい(図7参照)。また、上記体積を開口部54の体積の60%以上100%以下の任意の値(例えば、70%、80%、90%等)に設定しても勿論よい。

[0084]

・上記実施形態では、先にインターポーザ付き配線基板 6 1 を作製しておき、それに I C チップ 2 1 を実装するという手順で半導体パッケージ 1 1 を製造していた。これに対し、例えば、先に I C チップ 2 1 をインターポーザ 3 1 に実装して I C チップ付きインターポーザを作製し、さらにこの I C チップ付きインターポーザを配線基板 4 1 上に実装するという手順で半導体パッケージ 1 1 を製造してもよい。

[0085]

・上記実施形態では、押圧治具71から配線基板41側に荷重を加えることによりインターポーザ本体38に押圧力を付与するという、いわば積極的な方法を採用していたが、 載置された押圧治具71の自重がかかることによりインターポーザ31に押圧力を付与す るという、いわば消極的な方法を採用してもよい。

[0086]

次に、前述した実施形態によって把握される技術的思想を以下に列挙する。

[0087]

(1)主面と、複数の開口部が形成され前記主面を覆う厚さ25μm以上40μm以下のソルダーレジストと、前記主面上に配置され前記複数の開口部から露出する複数の面接続パッドとを有する樹脂製基板を備え、かつ、面接続端子を有する半導体素子が実装される第2面を持つ中継基板本体と、前記第1面及び前記第2面間を貫通する複数の導体柱とを有し、前記複数の導体柱の第1面側端及び第2面側端にそれぞれ複数の中継基板側はんだバンプが配置された中継基板を備え、前記ソルダーレジストを介して前記中継基板本体の第2面側と前記樹脂製基板の主面側とが接着され、前記複数の中継基板側はんだバンプを介して前記複数の導体柱と前記複数の面接続パッドとが電気的に接続されていることを特徴とする中継基板付き基板。

[0088]

(2)前記複数の導体柱と前記複数の面接続パッドとを電気的に接続する前の状態における前記中継基板側はんだバンプの高さは30 μ m 以上80 μ m 以下であることを特徴とする技術的思想1に記載の中継基板付き基板。

【図面の簡単な説明】

[0089]

【図1】本発明を具体化した一実施形態において、ICチップ(半導体素子)をインターポーザ付き配線基板(中継基板付き基板)に実装した半導体パッケージを示す部分概略断面図。

【図2】半導体パッケージの製造過程において、インターポーザ(中継基板)と配線基板(樹脂製基板)とを位置決めした状態を示す部分概略断面図。

【図3】半導体パッケージの製造過程において、インターポーザと配線基板とを位置決め した状態を示す要部拡大断面図。

【図4】半導体パッケージの製造過程において、インターポーザ及び配線基板を接着する接着工程を示す部分概略断面図。

【図5】半導体パッケージの製造過程において、接着工程後の様子を示す要部拡大断面図

【図6】半導体パッケージの製造過程において、インターポーザ付き配線基板上にICチップを実装するときの様子を示す部分概略断面図。

【図7】他の実施形態において、半導体パッケージの製造過程における接着工程後の様子を示す要部拡大断面図。

【図8】従来技術のインターポーザ付き配線基板の製造方法を説明するための部分概略断面図。

10

20

30

【図9】従来技術のインターポーザ付き配線基板の製造方法を説明するための部分概略断面図。

【図10】従来技術のインターポーザ付き配線基板の製造方法を説明するための部分概略 断而図。

【図11】従来技術のインターポーザ付き配線基板の製造方法を説明するための要部拡大 断面図。


【図12】従来技術のインターポーザ付き配線基板の製造方法を説明するための要部拡大断面図。

【符号の説明】


[0090]

- 21…半導体素子としてのICチップ
- 22…面接続端子
- 31…中継基板としてのインターポーザ
- 32…第1面としての上面
- 33…第2面としての下面
- 3 5 … 導体柱
- 36,37…中継基板側はんだバンプとしてのインターポーザ側はんだバンプ
- 38…中継基板本体としてのインターポーザ本体
- 41…樹脂製基板としての配線基板
- 42…主面としての上面
- 46…面接続パッド
- 53…ソルダーレジスト
- 5 4 … 開口部
- 61…中継基板付き基板としてのインターポーザ付き配線基板


[図1]



【図2】




【図3】




10


【図4】




【図6】




【図5】




【図7】




[図8]




【図10】




[図9]



【図11】



【図12】



フロントページの続き

(72)発明者 山崎 耕三

名古屋市瑞穂区高辻町14番18号 日本特殊陶業株式会社内